集積回路 機能別分類 COB 2013年02月05日 汎用LSI汎用ロジックICASIC、システムLSI（特定用途向け IC・LSI）ASSP（特定用途向け標準製品）プログラマブルロジックデバイス - FPGA PR
ワイヤ・ボンディング COB 2013年02月05日 ワイヤ・ボンディング（Wire Bonding）とは、直径十数マイクロメートルから数百マイクロメートルの金、アルミニウム、銅などのワイヤを用いて、トランジスタ、集積回路上の電極と、プリント基板、半導体パッケージの電極などを、電気的に接続する方法である。ワイヤボンディングは、集積回路とその他の電子部品との接続や、プリント基板同士の接続、集積回路内部の接続に用いられることもある。ワイヤボンディングは、コストが低く、自由度の高い接続技術であると考えられており、半導体パッケージと集積回路の接続の大部分がワイヤボンディングで行われている。
集積回路 プロセス・ルール COB 2013年02月03日 プロセス・ルールとは、集積回路をウェハーに製造するプロセス条件をいい、最小加工寸法を用いて表す。プロセス・ルールによって、回路設計での素子や配線の寸法を規定するデザイン・ルールが決まる。通常、最小加工寸法はゲート配線の幅または間隔である。ゲート配線幅が狭くできれば、金属酸化物電界効果トランジスタ (MOSFET) のゲート長が短くなるから、ソースとドレインの間隔が短くなり、チャネル抵抗が小さくなる。したがって、トランジスタの駆動電流が大きくなり、高速動作が期待できる。このため、プロセス・ルールは、高速化を期待して、ゲート長のことを指す場合もある。特にDRAMプロセスでは、ゲート長はゲート配線の最小寸法を使わない場合があるし、拡散層とメタル層を導通させるコンタクトの径が最小加工寸法の場合もある。つまり、プロセス・ルールは、製造上の技術的な高度さや困難さを示す指標と言える。プロセス・ルールが半分になれば、ダイの外部配線部を除けば、同じ面積に4倍のトランジスタや配線が配置できるため、同じトランジスタ数では4分の1の面積になる。ダイ面積が4分の1に縮小できれば1枚のウェハーから取れるダイが4倍になるだけでなく、歩留まりが改善されるためさらに多くのダイが取れる。トランジスタ素子が小さくなればMOSFETのチャネル長が短くなり、ON/OFFの閾値の電圧 (Vth) を下げられ、低電圧で高速のスイッチング動作が可能となるため、リーク電流の問題を考えなければ、消費電力を下げながら性能が向上する。 伝播遅延は次の式に表される関係に従う。: 伝播遅延: 負荷容量: 電源電圧: ゲート酸化膜厚L : ゲート長W : ゲート幅: キャリア移動度: ゲート酸化膜誘電率: しきい値電圧[3]プロセス・ルールは、フォトマスクからウェハーに回路を転写する半導体露光装置の光学分解能や、エッチング工程の寸法変換差の改善などで更新されてきた。プロセス・ルールの将来予測は、ムーアの法則を引用されることが多い。半導体露光装置は非常に高い工作精度が要求され、製造の大部分が人間の手作業で行われる。ウェハーを載せるスライドテーブルは、高い水平度を実現するために非常にキメの細かい砥石で職人が磨いたレールの上に乗せられる。微細パターンをウェハー上に転写する光学系には、原子単位で表面の曲率が修正されている超高精度なレンズが用いられている。
集積回路 製造工程 プログラム書き込み COB 2013年02月03日 EEPROMやフラッシュメモリなどの記憶素子を混載した製品では、プログラムをそれらに書き込む作業も行われる。プログラムの内容を切り替えることで、同一のマスクから異なるグレードや入出端子の異なる集積回路を作り出す事ができる。またCPU等の製品で、実際に動作可能な最高速度に応じたクロック倍率を後処理で設定する事で、グレードの異なる製品を同一生産ラインから製造している。
集積回路 製造工程 品質検査 COB 2013年02月03日 最後に、集積回路が製品として正常に機能するかを確認する検査を行う。封止樹脂に欠けやひび、リードフレームやBGAパッケージのボール端子に異常が無いかを確認する外観検査、ボンディングによる電気接続が確実に行われ、チップが完全に動作するかを半導体検査装置で確認する電気検査が行われる。
